Architetture degli Elabortori A
Corso di Laurea in Informatica
a.a. 2002/2003

Ultimo aggiornamento in data ---> Jan 27, 2004

Errata Corrige per il libro: ``A. S. Tanenbaum. Architettura dei Computer, un approccio strutturato (Quarta Edizione). UTET Libreria, 2000. ISBN 88-7750-593-1''

• Capitolo 4:
  1. Nella quarta edizione, rispetto ala terza edizione (A. S. Tanenbaum, Structured Computer Organization: Third Edition, Prentice-Hall, 1990), è stata tolda una sezione introduttiva nel capitolo 4 (4.1 Review of the Digital Logic Level) in cui venivano introdotta l'organizzazione di un registro con l'abilitazione dell'output su bus tramite i buffer non invertenti, lo shifter con i segnali di controllo S0 e S1, la definizione dei registri MBR (Memory Buffer Register) e MAR (Memory Address Register) e la spiegazione del significato e come vengano realizzati i segnali Z e N dell'ALU. Si faccia quindi riferimento a tale sezione per questi contenuti.
  2. Figura 4-2. Per ottenere la funzione "B - 1" (settima riga partendo dal basso) il bit di controllo INC deve essere impostato a 0 anzichè a 1 come riportato nella figura.
     Perchè: poichè INVA a 1, in input abbiamo il complemento (a uno, cioè tutti i bit invertiti) di A che produce una sequenza di 1 (cioè -1 in complemento a due) poichè ENA è a 0. Se ora INC è 1 avrei "+1" al valore totale, cioè "B + (-1) + 1" e non "B + (-1)" come desiderato. Quindi INC deve valere 0.
• Figura 4-2. Per ottenere la funzione costante "1" (penultima riga) il bit di controllo F_0 deve essere impostato ad 1 anzichè a 0 come riportato nella figura.
  Perchè: a pagina 202, quinta riga dal basso, è riportato che il segnale di INC è realizzato forzando il carry nel bit meno significativo. Ora il segnale di carry in è utilizzato solo se il circuito "full adder" è attivo, cosa che è possibile impostando sia F_0 che F_1 a uno e non a zero e uno (si veda la figura 3-19, pagina 135).
• Appendice B:
  1. Pagina 652, riga 9+: F800000 va sostituito con 3F800000.