DIPARTIMENTO   DI   INFORMATICA
Università di Torino

Architetture degli Elabortori A
Corso di Laurea in Informatica
a.a. 2002/2003

Ultimo aggiornamento in data ---> Apr 13, 2004

Programma del Corso (definitivo)

Il programma fa riferimento al libro ``A. S. Tanenbaum. Architettura dei Computer, un approccio strutturato (Quarta Edizione). UTET Libreria, 2000. ISBN 88-7750-593-1'' quando non esplicitamente menzionato altro riferimento. Importante: sono da considerare materiale didattico anche tutti i lucidi presenti sul sito che spesso integrano il libro di testo.
  1. Introduzione all'organizzazione dei calcolatori (1.1, 1.2, leggere 1.3 e 1.4)
  2. Codifica dell'informazione: numeri binari, conversione tra basi, numeri negativi, operazioni tra numeri binari, numeri floating point, standard IEEE 754, rappresentazione dei caratteri, delle immagini e dei suoni (appendice A e B, 2.4.6)
  3. Struttura dei calcolatori: processori (2.1). Organizzazione della CPU (2.1.1), esecuzione delle istruzioni (2.1.2), RISC vs CISC (2.1.3), moderne architetture (2.1.4, 2.1.5, 2.1.6).
  4. Struttura dei calcolatori: la memoria principale e secondaria. Organizzazione della memoria (2.2.1, 2.2.2, 2.2.3), Codici di correzione degli errori, codice e algoritmo di Hamming (2.2.4), memoria cache (2.2.5), gerarchie di memoria (2.3.1), dischi magnetici (2.3.2).
  5. Il livello logico digitale: porte logiche e algebra di Boole (3.1), circuiti logici (3.2). Si veda inoltre le sezioni 4.1.1, 4.1.2, 4.1.3, 4.1.4 di A. S. Tanenbaum, Structured Computer Organization (Third Edition), Prentice-Hall International, 1990 (disponibile in biblioteca).
  6. Memoria: latch (3.3.1), flip-flop (3.3.2), registri (3.3.3), organizzazione della memoria (3.3.4), chip di memoria (3.3.5), RAM e ROM (3.3.6), Si veda inoltre la sezione 4.1.6 di A. S. Tanenbaum, Structured Computer Organization (Third Edition), Prentice-Hall International, 1990 (disponibile in biblioteca).
  7. CPU e bus: CPU (3.4.1), Bus (3.4.2, 2.4.1), Larghezza del bus (3.4.3), bus sincroni e asincroni (3.4.4), arbitraggio del bus (3.4.5).
  8. Il livello della microarchitettura: esempio di microarchitettura (4.1) Si veda inoltre le sezioni 4.1.1, 4.1.2, 4.1.3, 4.1.4 di A. S. Tanenbaum, Structured Computer Organization (Third Edition), Prentice-Hall International, 1990 (disponibile in biblioteca).
  9. Il livello della microarchitettura: l'ISA IJVM (4.2)
  10. Il livello della microarchitettura: il microprogramma per Mic-1 (4.3)
  11. Il livello della microarchitettura: ottimizzazione delle prestazioni (4.4.1, 4.4.2, 4.4.3)
  12. Il livello ISA: Sommario e caratteristiche (5.1), tipi di dati (5.2) e formato delle istruzioni (5.3)
  13. Il livello ISA: modalità di indirizzamento (5.4; leggere 5.4.11 e 5.4.12)
  14. Il livello ISA: tipi di istruzioni (da 5.5.1 a 5.5.7; leggere 5.5.8, 5.5.9 e 5.5.10)
  15. Il livello ISA: flusso di controllo, salti (5.6.1), procedure (leggere 5.6.2), coroutine (leggere 5.6.3), trap (5.6.4), interupt (5.6.5).
  16. Il livello ISA: confronto tra instruction set (5.5.11), i problemi dell'IA-32 e l'IA-64 (5.8.1, 5.8.2, 5.8.5, leggere 5.8.3 e 5.8.4). Si veda inoltre come lettura: J. Turley e E. Moschini, Processori a 64 bit: la guida completa, PC Professionale, giugno 2002, Modadori Informatica (disponibile in biblioteca).


[Matteo Baldoni's HOME] [Corso di Laurea e Diploma in Informatica] [Department's HOME]
Last update: Apr 13, 2004